mult_saxi_wr Member List

This is the complete list of members for mult_saxi_wr, including all inherited members.

DATA_WIDTH	fifo_same_clock	Parameter
DATA_DEPTH	fifo_same_clock	Parameter
rst	fifo_same_clock	Input
clk	fifo_same_clock	Input
sync_rst	fifo_same_clock	Input
we	fifo_same_clock	Input
re	fifo_same_clock	Input
data_in	fifo_same_clock	Input
data_out	fifo_same_clock	Output
nempty	fifo_same_clock	Output
half_full	fifo_same_clock	Output
DATA_2DEPTH	fifo_same_clock	Parameter
fill	fifo_same_clock	Signal
inreg	fifo_same_clock	Signal
outreg	fifo_same_clock	Signal
ra	fifo_same_clock	Signal
wa	fifo_same_clock	Signal
wem	fifo_same_clock	Signal
rem	fifo_same_clock	Signal
out_full	fifo_same_clock	Signal
ram	fifo_same_clock	Signal
ram_nempty	fifo_same_clock	Signal
mult_saxi_wr_pointers.EXTRA_DLY	pulse_cross_clock	Parameter
pulse_cross_clock.EXTRA_DLY	pulse_cross_clock	Parameter
mult_saxi_wr_pointers.rst	pulse_cross_clock	Input
pulse_cross_clock.rst	pulse_cross_clock	Input
mult_saxi_wr_pointers.src_clk	pulse_cross_clock	Input
pulse_cross_clock.src_clk	pulse_cross_clock	Input
mult_saxi_wr_pointers.dst_clk	pulse_cross_clock	Input
pulse_cross_clock.dst_clk	pulse_cross_clock	Input
mult_saxi_wr_pointers.in_pulse	pulse_cross_clock	Input
pulse_cross_clock.in_pulse	pulse_cross_clock	Input
mult_saxi_wr_pointers.out_pulse	pulse_cross_clock	Output
pulse_cross_clock.out_pulse	pulse_cross_clock	Output
mult_saxi_wr_pointers.busy	pulse_cross_clock	Output
pulse_cross_clock.busy	pulse_cross_clock	Output
mult_saxi_wr_pointers.EXTRA_DLY_SAFE	pulse_cross_clock	Parameter
pulse_cross_clock.EXTRA_DLY_SAFE	pulse_cross_clock	Parameter
mult_saxi_wr_pointers.in_reg	pulse_cross_clock	Signal
pulse_cross_clock.in_reg	pulse_cross_clock	Signal
mult_saxi_wr_pointers.out_reg	pulse_cross_clock	Signal
pulse_cross_clock.out_reg	pulse_cross_clock	Signal
mult_saxi_wr_pointers.busy_r	pulse_cross_clock	Signal
pulse_cross_clock.busy_r	pulse_cross_clock	Signal
FIXED_PRIORITY	round_robin	Parameter
BITS	round_robin	Parameter
clk	round_robin	Input
srst	round_robin	Input
rq	round_robin	Input
en	round_robin	Input
grant	round_robin	Output
chn	round_robin	Output
grant_chn	round_robin	Output
last_chn	round_robin	Signal
valid	round_robin	Signal
next_chn	round_robin	Signal
pre_grant_w	round_robin	Signal
grant_r	round_robin	Signal
STATUS_REG_ADDR	status_generate	Parameter
PAYLOAD_BITS	status_generate	Parameter
REGISTER_STATUS	status_generate	Parameter
EXTRA_WORDS	status_generate	Parameter
EXTRA_REG_ADDR	status_generate	Parameter
rst	status_generate	Input
clk	status_generate	Input
srst	status_generate	Input
we	status_generate	Input
wd	status_generate	Input
status	status_generate	Input
ad	status_generate	Output
rq	status_generate	Output
start	status_generate	Input
STATUS_BITS	status_generate	Parameter
ALL_BITS	status_generate	Parameter
REGISTERS	ram18_var_w_var_r	Parameter
LOG2WIDTH_WR	ram18_var_w_var_r	Parameter
LOG2WIDTH_RD	ram18_var_w_var_r	Parameter
11587	ram18_var_w_var_r	Parameter
rclk	ram18_var_w_var_r	Input
raddr	ram18_var_w_var_r	Input
ren	ram18_var_w_var_r	Input
regen	ram18_var_w_var_r	Input
data_out	ram18_var_w_var_r	Output
wclk	ram18_var_w_var_r	Input
waddr	ram18_var_w_var_r	Input
we	ram18_var_w_var_r	Input
web	ram18_var_w_var_r	Input
data_in	ram18_var_w_var_r	Input
REGISTERS	ram_var_w_var_r	Parameter
LOG2WIDTH_WR	ram_var_w_var_r	Parameter
LOG2WIDTH_RD	ram_var_w_var_r	Parameter
11862	ram_var_w_var_r	Parameter
rclk	ram_var_w_var_r	Input
raddr	ram_var_w_var_r	Input
ren	ram_var_w_var_r	Input
regen	ram_var_w_var_r	Input
data_out	ram_var_w_var_r	Output
wclk	ram_var_w_var_r	Input
waddr	ram_var_w_var_r	Input
we	ram_var_w_var_r	Input
web	ram_var_w_var_r	Input
data_in	ram_var_w_var_r	Input
MULT_SAXI_HALF_BRAM	mult_saxi_wr_chn	Parameter
MULT_SAXI_BSLOG	mult_saxi_wr_chn	Parameter
MULT_SAXI_ADV_WR	mult_saxi_wr_chn	Parameter
MULT_SAXI_ADV_RD	mult_saxi_wr_chn	Parameter
mclk	mult_saxi_wr_chn	Input
aclk	mult_saxi_wr_chn	Input
en	mult_saxi_wr_chn	Input
has_burst	mult_saxi_wr_chn	Input
valid	mult_saxi_wr_chn	Input
rq_wr	mult_saxi_wr_chn	Output
grant_wr	mult_saxi_wr_chn	Input
wa	mult_saxi_wr_chn	Output
adv_wr_done	mult_saxi_wr_chn	Output
rq_out	mult_saxi_wr_chn	Output
grant_out	mult_saxi_wr_chn	Input
fifo_half_full	mult_saxi_wr_chn	Input
ra	mult_saxi_wr_chn	Output
pre_re	mult_saxi_wr_chn	Output
first_re	mult_saxi_wr_chn	Output
last_re	mult_saxi_wr_chn	Output
wdata_busy	mult_saxi_wr_chn	Output
BURSTS_BITS	mult_saxi_wr_chn	Parameter
wr_burst	mult_saxi_wr_chn	Signal
wr_word	mult_saxi_wr_chn	Signal
wr_num_burst	mult_saxi_wr_chn	Signal
rd_burst	mult_saxi_wr_chn	Signal
rd_word	mult_saxi_wr_chn	Signal
rd_num_burst	mult_saxi_wr_chn	Signal
rq_wr_r	mult_saxi_wr_chn	Signal
rq_wr_busy	mult_saxi_wr_chn	Signal
write_last_in_burst	mult_saxi_wr_chn	Signal
burst_written_aclk	mult_saxi_wr_chn	Signal
grant_out_mclk	mult_saxi_wr_chn	Signal
en_aclk	mult_saxi_wr_chn	Signal
last_word_busy	mult_saxi_wr_chn	Signal
pre_re_r	mult_saxi_wr_chn	Signal
out_busy	mult_saxi_wr_chn	Signal
ADV_WR_COUNT	mult_saxi_wr_chn	Parameter
ADV_RD_COUNT	mult_saxi_wr_chn	Parameter
early_busy	mult_saxi_wr_chn	Signal
MULT_SAXI_ADDR	mult_saxi_wr
MULT_SAXI_CNTRL_ADDR	mult_saxi_wr
MULT_SAXI_STATUS_REG	mult_saxi_wr
MULT_SAXI_HALF_BRAM	mult_saxi_wr
MULT_SAXI_BSLOG0	mult_saxi_wr
MULT_SAXI_BSLOG1	mult_saxi_wr
MULT_SAXI_BSLOG2	mult_saxi_wr
MULT_SAXI_BSLOG3	mult_saxi_wr
MULT_SAXI_MASK	mult_saxi_wr
MULT_SAXI_CNTRL_MASK	mult_saxi_wr
MULT_SAXI_AWCACHE	mult_saxi_wr
MULT_SAXI_ADV_WR	mult_saxi_wr
MULT_SAXI_ADV_RD	mult_saxi_wr
mclk	mult_saxi_wr
aclk	mult_saxi_wr
mrst	mult_saxi_wr
arst	mult_saxi_wr
cmd_ad	mult_saxi_wr
cmd_stb	mult_saxi_wr
status_ad	mult_saxi_wr
status_rq	mult_saxi_wr
status_start	mult_saxi_wr
en_chn0	mult_saxi_wr
has_burst0	mult_saxi_wr
read_burst0	mult_saxi_wr
data_in_chn0	mult_saxi_wr
pre_valid_chn0	mult_saxi_wr
en_chn1	mult_saxi_wr
has_burst1	mult_saxi_wr
read_burst1	mult_saxi_wr
data_in_chn1	mult_saxi_wr
pre_valid_chn1	mult_saxi_wr
en_chn2	mult_saxi_wr
has_burst2	mult_saxi_wr
read_burst2	mult_saxi_wr
data_in_chn2	mult_saxi_wr
pre_valid_chn2	mult_saxi_wr
en_chn3	mult_saxi_wr
has_burst3	mult_saxi_wr
read_burst3	mult_saxi_wr
data_in_chn3	mult_saxi_wr
pre_valid_chn3	mult_saxi_wr
saxi_awaddr	mult_saxi_wr
saxi_awvalid	mult_saxi_wr
saxi_awready	mult_saxi_wr
saxi_awid	mult_saxi_wr
saxi_awlock	mult_saxi_wr
saxi_awcache	mult_saxi_wr
saxi_awprot	mult_saxi_wr
saxi_awlen	mult_saxi_wr
saxi_awsize	mult_saxi_wr
saxi_awburst	mult_saxi_wr
saxi_awqos	mult_saxi_wr
saxi_wdata	mult_saxi_wr
saxi_wvalid	mult_saxi_wr
saxi_wready	mult_saxi_wr
saxi_wid	mult_saxi_wr
saxi_wlast	mult_saxi_wr
saxi_wstrb	mult_saxi_wr
saxi_bvalid	mult_saxi_wr
saxi_bready	mult_saxi_wr
saxi_bid	mult_saxi_wr
saxi_bresp	mult_saxi_wr
BRAM_A_WDTH	mult_saxi_wr
CHN_A_WDTH	mult_saxi_wr
en_chn_mclk	mult_saxi_wr
run_chn_mclk	mult_saxi_wr
mode_reg	mult_saxi_wr
en_mclk	mult_saxi_wr
en_chn_aclk	mult_saxi_wr
en_aclk	mult_saxi_wr
rq_wr	mult_saxi_wr
grant_wr	mult_saxi_wr
wa_chn	mult_saxi_wr
adv_wr_done	mult_saxi_wr
rq_out_chn	mult_saxi_wr
ra_chn	mult_saxi_wr
pre_re	mult_saxi_wr
en_we_arb	mult_saxi_wr
we_grant	mult_saxi_wr
we_cur_chn	mult_saxi_wr
data_in	mult_saxi_wr
pre_valid	mult_saxi_wr
valid	mult_saxi_wr
buf_wa	mult_saxi_wr
buf_wd	mult_saxi_wr
buf_we	mult_saxi_wr
grant_rd	mult_saxi_wr
grant_rd_any	mult_saxi_wr
en_out_arb	mult_saxi_wr
re_cur_chn	mult_saxi_wr
buf_ra	mult_saxi_wr
inter_buf_data	mult_saxi_wr
buf_re	mult_saxi_wr
fifo_half_full	mult_saxi_wr
fifo_nempty	mult_saxi_wr
wdata_busy_chn	mult_saxi_wr
first_re	mult_saxi_wr
last_re	mult_saxi_wr
cmd_a	mult_saxi_wr
cmd_data	mult_saxi_wr
we_ctrl	mult_saxi_wr
cmd_we_sa_len	mult_saxi_wr
pre_pre_buf_we	mult_saxi_wr
pre_buf_we	mult_saxi_wr
chn_wr	mult_saxi_wr
chn_rd	mult_saxi_wr
chn_rd_data	mult_saxi_wr
pre_first_rd_valid	mult_saxi_wr
is_last_rd	mult_saxi_wr
chn_fifo_out	mult_saxi_wr
axi_ptr_busy	mult_saxi_wr
axi_addr	mult_saxi_wr
axi_len	mult_saxi_wr
pntr_wd	mult_saxi_wr
pntr_wa	mult_saxi_wr
pntr_we	mult_saxi_wr
awvalid	mult_saxi_wr
aw_seq	mult_saxi_wr
chn_out	mult_saxi_wr
fifo_re	mult_saxi_wr
status_pntr0	mult_saxi_wr
status_pntr1	mult_saxi_wr
status_pntr2	mult_saxi_wr
status_pntr3	mult_saxi_wr
pntr_we_mclk	mult_saxi_wr
status_data	mult_saxi_wr
status_tgl	mult_saxi_wr
MULT_SAXI_BSLOG0	mult_saxi_wr_pointers	Parameter
MULT_SAXI_BSLOG1	mult_saxi_wr_pointers	Parameter
MULT_SAXI_BSLOG2	mult_saxi_wr_pointers	Parameter
MULT_SAXI_BSLOG3	mult_saxi_wr_pointers	Parameter
mclk	mult_saxi_wr_pointers	Input
aclk	mult_saxi_wr_pointers	Input
chn_en_mclk	mult_saxi_wr_pointers	Input
sa_len_di	mult_saxi_wr_pointers	Input
sa_len_wa	mult_saxi_wr_pointers	Input
sa_len_we	mult_saxi_wr_pointers	Input
chn	mult_saxi_wr_pointers	Input
start	mult_saxi_wr_pointers	Input
busy	mult_saxi_wr_pointers	Output
axi_addr	mult_saxi_wr_pointers	Output
axi_len	mult_saxi_wr_pointers	Output
pntr_wd	mult_saxi_wr_pointers	Output
pntr_wa	mult_saxi_wr_pointers	Output
pntr_we	mult_saxi_wr_pointers	Output
chn_en_mclk_r	mult_saxi_wr_pointers	Signal
chn_en_aclk	mult_saxi_wr_pointers	Signal
rst	mult_saxi_wr_pointers	Signal
rst_aclk	mult_saxi_wr_pointers	Signal
chn_wr_mclk	mult_saxi_wr_pointers	Signal
rst_pntr_mclk	mult_saxi_wr_pointers	Signal
rst_pntr_aclk	mult_saxi_wr_pointers	Signal
start_resetting_w	mult_saxi_wr_pointers	Signal
resetting	mult_saxi_wr_pointers	Signal
busy_r	mult_saxi_wr_pointers	Signal
reset_rq	mult_saxi_wr_pointers	Signal
reset_rq_pri	mult_saxi_wr_pointers	Signal
reset_rq_enc	mult_saxi_wr_pointers	Signal
en_aclk	mult_saxi_wr_pointers	Signal
chn_r	mult_saxi_wr_pointers	Signal
seq	mult_saxi_wr_pointers	Signal
sa_len_ram_out	mult_saxi_wr_pointers	Signal
ptr_ram_out	mult_saxi_wr_pointers	Signal
sa_len_ra	mult_saxi_wr_pointers	Signal
ptr_we	mult_saxi_wr_pointers	Signal
ptr_inc	mult_saxi_wr_pointers	Signal
ptr_rollover	mult_saxi_wr_pointers	Signal
burst_size	mult_saxi_wr_pointers	Signal
ptr_wd	mult_saxi_wr_pointers	Signal
sa_len_ram	mult_saxi_wr_pointers	Signal
ptr_ram	mult_saxi_wr_pointers	Signal
ADDR	cmd_deser	Parameter
ADDR_MASK	cmd_deser	Parameter
NUM_CYCLES	cmd_deser	Parameter
ADDR_WIDTH	cmd_deser	Parameter
DATA_WIDTH	cmd_deser	Parameter
ADDR1	cmd_deser	Parameter
ADDR_MASK1	cmd_deser	Parameter
ADDR2	cmd_deser	Parameter
ADDR_MASK2	cmd_deser	Parameter
WE_EARLY	cmd_deser	Parameter
rst	cmd_deser	Input
clk	cmd_deser	Input
srst	cmd_deser	Input
ad	cmd_deser	Input
stb	cmd_deser	Input
addr	cmd_deser	Output
data	cmd_deser	Output
we	cmd_deser	Output
WE_WIDTH	cmd_deser	Parameter
ALWAYS_30 mclk	mult_saxi_wr_chn	Always Construct
ALWAYS_31 aclk	mult_saxi_wr_chn	Always Construct
ALWAYS_32 mclk	mult_saxi_wr	Always Construct
ALWAYS_33 mclk	mult_saxi_wr	Always Construct
ALWAYS_34 aclk	mult_saxi_wr	Always Construct
ALWAYS_35 aclk	mult_saxi_wr	Always Construct
ALWAYS_36 aclk	mult_saxi_wr	Always Construct
ALWAYS_37 mclk	mult_saxi_wr	Always Construct
ALWAYS_40 mclk	mult_saxi_wr_pointers	Always Construct
ALWAYS_41 mclk	mult_saxi_wr_pointers	Always Construct
ALWAYS_42 aclk	mult_saxi_wr_pointers	Always Construct
ALWAYS_43 aclk	mult_saxi_wr_pointers	Always Construct
ALWAYS_44 aclk	mult_saxi_wr_pointers	Always Construct
ALWAYS_508 clk or rst	fifo_same_clock	Always Construct
ALWAYS_509 clk	fifo_same_clock	Always Construct
mult_saxi_wr_pointers.ALWAYS_532 src_clk or rst	pulse_cross_clock	Always Construct
pulse_cross_clock.ALWAYS_532 src_clk or rst	pulse_cross_clock	Always Construct
mult_saxi_wr_pointers.ALWAYS_533 dst_clk	pulse_cross_clock	Always Construct
pulse_cross_clock.ALWAYS_533 dst_clk	pulse_cross_clock	Always Construct
ALWAYS_538 clk	round_robin	Always Construct
cmd_deser	mult_saxi_wr
cmd_deser_dual	cmd_deser	Module Instance
cmd_deser_multi	cmd_deser	Module Instance
cmd_deser_single	cmd_deser	Module Instance
fifo_same_clock	mult_saxi_wr
func_demuxensel	round_robin	Function
func_selrrrqcur_chn	round_robin	Function
GENERATE [107]	ram_var_w_var_r	GENERATE
GENERATE [123]	ram18_var_w_var_r	GENERATE
GENERATE [454]	mult_saxi_wr
GENERATE [63]	cmd_deser	GENERATE
GENERATE [68]	status_generate	GENERATE
mult_saxi_wr_chn	mult_saxi_wr
mult_saxi_wr_chn	mult_saxi_wr
mult_saxi_wr_chn	mult_saxi_wr
mult_saxi_wr_chn	mult_saxi_wr
mult_saxi_wr_pointers	mult_saxi_wr
pulse_cross_clock	mult_saxi_wr
ram18_32w_32r	ram18_var_w_var_r	Module Instance
ram18_32w_lt32r	ram18_var_w_var_r	Module Instance
ram18_declare_init.vh	ram18_var_w_var_r	Include
ram18_dummy	ram18_var_w_var_r	Module Instance
ram18_lt32w_32r	ram18_var_w_var_r	Module Instance
ram18_lt32w_lt32r	ram18_var_w_var_r	Module Instance
ram18_pass_init.vh	ram18_var_w_var_r	Include
ram18_var_w_var_r	mult_saxi_wr
ram36_declare_init.vh	ram_var_w_var_r	Include
ram36_pass_init.vh	ram_var_w_var_r	Include
ram_64w_64r	ram_var_w_var_r	Module Instance
ram_64w_lt64r	ram_var_w_var_r	Module Instance
ram_dummy	ram_var_w_var_r	Module Instance
ram_lt64w_64r	ram_var_w_var_r	Module Instance
ram_lt64w_lt64r	ram_var_w_var_r	Module Instance
ram_var_w_var_r	mult_saxi_wr
round_robin	mult_saxi_wr
round_robin	mult_saxi_wr
status_generate	mult_saxi_wr
status_generate_extra	status_generate	Module Instance
status_generate_only	status_generate	Module Instance