x393
1.0
FPGAcodeforElphelNC393camera
Main Page
+
Packages
Packages
+
Package Functions
All
Functions/Tasks/Always Construct
Variables
+
Design Unit List
Design Unit List
Design Units
Design Unit Hierarchy
+
Design Unit Members
+
All
1
2
3
5
7
8
_
a
b
c
d
e
f
g
h
i
j
k
l
m
n
o
p
q
r
s
t
u
v
w
x
y
z
+
Functions/Tasks/Always Construct
_
a
c
e
f
g
l
p
r
s
t
w
+
Variables
1
2
3
5
7
8
_
a
b
c
d
e
f
g
h
i
j
k
l
m
n
o
p
q
r
s
t
u
v
w
x
y
z
+
Files
File List
+
File Members
+
All
c
d
s
u
+
Variables
c
d
s
u
•
All
Classes
Namespaces
Files
Functions
Variables
gtxe2_chnl_clocking Member List
This is the complete list of members for
gtxe2_chnl_clocking
, including all inherited members.
CPLLREFCLKSEL
gtxe2_chnl_cpll_inmux
Input
GTREFCLK0
gtxe2_chnl_cpll_inmux
Input
GTREFCLK1
gtxe2_chnl_cpll_inmux
Input
GTNORTHREFCLK0
gtxe2_chnl_cpll_inmux
Input
GTNORTHREFCLK1
gtxe2_chnl_cpll_inmux
Input
GTSOUTHREFCLK0
gtxe2_chnl_cpll_inmux
Input
GTSOUTHREFCLK1
gtxe2_chnl_cpll_inmux
Input
GTGREFCLK
gtxe2_chnl_cpll_inmux
Input
CPLL_MUX_CLK_OUT
gtxe2_chnl_cpll_inmux
Output
TXPLLREFCLK_DIV1
gtxe2_chnl_outclk_mux
Input
TXPLLREFCLK_DIV2
gtxe2_chnl_outclk_mux
Input
TXOUTCLKPMA
gtxe2_chnl_outclk_mux
Input
TXOUTCLKPCS
gtxe2_chnl_outclk_mux
Input
TXOUTCLKSEL
gtxe2_chnl_outclk_mux
Input
TXDLYBYPASS
gtxe2_chnl_outclk_mux
Input
TXOUTCLK
gtxe2_chnl_outclk_mux
Output
CPLLLOCKDETCLK
gtxe2_chnl_cpll
Input
CPLLLOCKEN
gtxe2_chnl_cpll
Input
CPLLPD
gtxe2_chnl_cpll
Input
CPLLRESET
gtxe2_chnl_cpll
Input
CPLLFBCLKLOST
gtxe2_chnl_cpll
Output
CPLLLOCK
gtxe2_chnl_cpll
Output
CPLLREFCLKLOST
gtxe2_chnl_cpll
Output
GTRSVD
gtxe2_chnl_cpll
Input
PCSRSVDIN
gtxe2_chnl_cpll
Input
PCSRSVDIN2
gtxe2_chnl_cpll
Input
PMARSVDIN
gtxe2_chnl_cpll
Input
PMARSVDIN2
gtxe2_chnl_cpll
Input
TSTIN
gtxe2_chnl_cpll
Input
TSTOUT
gtxe2_chnl_cpll
Output
ref_clk
gtxe2_chnl_cpll
Input
clk_out
gtxe2_chnl_cpll
Output
pll_locked
gtxe2_chnl_cpll
Output
CPLL_CFG
gtxe2_chnl_cpll
Parameter
CPLL_FBDIV
gtxe2_chnl_cpll
Parameter
CPLL_FBDIV_45
gtxe2_chnl_cpll
Parameter
CPLL_INIT_CFG
gtxe2_chnl_cpll
Parameter
CPLL_LOCK_CFG
gtxe2_chnl_cpll
Parameter
CPLL_REFCLK_DIV
gtxe2_chnl_cpll
Parameter
RXOUT_DIV
gtxe2_chnl_cpll
Parameter
TXOUT_DIV
gtxe2_chnl_cpll
Parameter
SATA_CPLL_CFG
gtxe2_chnl_cpll
Parameter
PMA_RSV3
gtxe2_chnl_cpll
Parameter
multiplier
gtxe2_chnl_cpll
Parameter
divider
gtxe2_chnl_cpll
Parameter
fb_clk_out
gtxe2_chnl_cpll
Signal
reset
gtxe2_chnl_cpll
Signal
mult_clk
gtxe2_chnl_cpll
Signal
mult_dev_clk
gtxe2_chnl_cpll
Signal
last_edge
gtxe2_chnl_cpll
Signal
period
gtxe2_chnl_cpll
Signal
locked_f
gtxe2_chnl_cpll
Signal
locked
gtxe2_chnl_cpll
Signal
tmp
gtxe2_chnl_cpll
Signal
counter
gtxe2_chnl_cpll
Signal
clk_in
clock_divider
Input
clk_out
clock_divider
Output
div
clock_divider
Input
divide_by
clock_divider
Parameter
divide_by_param
clock_divider
Parameter
cnt
clock_divider
Signal
div_r
clock_divider
Signal
CPLLREFCLKSEL
gtxe2_chnl_clocking
GTREFCLK0
gtxe2_chnl_clocking
GTREFCLK1
gtxe2_chnl_clocking
GTNORTHREFCLK0
gtxe2_chnl_clocking
GTNORTHREFCLK1
gtxe2_chnl_clocking
GTSOUTHREFCLK0
gtxe2_chnl_clocking
GTSOUTHREFCLK1
gtxe2_chnl_clocking
GTGREFCLK
gtxe2_chnl_clocking
QPLLCLK
gtxe2_chnl_clocking
QPLLREFCLK
gtxe2_chnl_clocking
RXSYSCLKSEL
gtxe2_chnl_clocking
TXSYSCLKSEL
gtxe2_chnl_clocking
TXOUTCLKSEL
gtxe2_chnl_clocking
RXOUTCLKSEL
gtxe2_chnl_clocking
TXDLYBYPASS
gtxe2_chnl_clocking
RXDLYBYPASS
gtxe2_chnl_clocking
GTREFCLKMONITOR
gtxe2_chnl_clocking
CPLLLOCKDETCLK
gtxe2_chnl_clocking
CPLLLOCKEN
gtxe2_chnl_clocking
CPLLPD
gtxe2_chnl_clocking
CPLLRESET
gtxe2_chnl_clocking
CPLLFBCLKLOST
gtxe2_chnl_clocking
CPLLLOCK
gtxe2_chnl_clocking
CPLLREFCLKLOST
gtxe2_chnl_clocking
TXRATE
gtxe2_chnl_clocking
RXRATE
gtxe2_chnl_clocking
TXOUTCLKPMA
gtxe2_chnl_clocking
TXOUTCLKPCS
gtxe2_chnl_clocking
TXOUTCLK
gtxe2_chnl_clocking
TXOUTCLKFABRIC
gtxe2_chnl_clocking
tx_serial_clk
gtxe2_chnl_clocking
tx_piso_clk
gtxe2_chnl_clocking
RXOUTCLKPMA
gtxe2_chnl_clocking
RXOUTCLKPCS
gtxe2_chnl_clocking
RXOUTCLK
gtxe2_chnl_clocking
RXOUTCLKFABRIC
gtxe2_chnl_clocking
rx_serial_clk
gtxe2_chnl_clocking
rx_sipo_clk
gtxe2_chnl_clocking
TSTOUT
gtxe2_chnl_clocking
GTRSVD
gtxe2_chnl_clocking
PCSRSVDIN
gtxe2_chnl_clocking
PCSRSVDIN2
gtxe2_chnl_clocking
PMARSVDIN
gtxe2_chnl_clocking
PMARSVDIN2
gtxe2_chnl_clocking
TSTIN
gtxe2_chnl_clocking
CPLL_CFG
gtxe2_chnl_clocking
CPLL_FBDIV
gtxe2_chnl_clocking
CPLL_FBDIV_45
gtxe2_chnl_clocking
CPLL_INIT_CFG
gtxe2_chnl_clocking
CPLL_LOCK_CFG
gtxe2_chnl_clocking
CPLL_REFCLK_DIV
gtxe2_chnl_clocking
SATA_CPLL_CFG
gtxe2_chnl_clocking
PMA_RSV3
gtxe2_chnl_clocking
TXOUT_DIV
gtxe2_chnl_clocking
RXOUT_DIV
gtxe2_chnl_clocking
TX_INT_DATAWIDTH
gtxe2_chnl_clocking
TX_DATA_WIDTH
gtxe2_chnl_clocking
RX_INT_DATAWIDTH
gtxe2_chnl_clocking
RX_DATA_WIDTH
gtxe2_chnl_clocking
tx_pma_divider1
gtxe2_chnl_clocking
tx_pcs_divider1
gtxe2_chnl_clocking
tx_pma_divider2
gtxe2_chnl_clocking
tx_pcs_divider2
gtxe2_chnl_clocking
rx_pma_divider1
gtxe2_chnl_clocking
rx_pma_divider2
gtxe2_chnl_clocking
clk_mux_out
gtxe2_chnl_clocking
cpll_clk_out
gtxe2_chnl_clocking
tx_phy_clk
gtxe2_chnl_clocking
rx_phy_clk
gtxe2_chnl_clocking
TXPLLREFCLK_DIV1
gtxe2_chnl_clocking
TXPLLREFCLK_DIV2
gtxe2_chnl_clocking
RXPLLREFCLK_DIV1
gtxe2_chnl_clocking
RXPLLREFCLK_DIV2
gtxe2_chnl_clocking
tx_serial_divider
gtxe2_chnl_clocking
rx_serial_divider
gtxe2_chnl_clocking
tx_pma_div1_clk
gtxe2_chnl_clocking
rx_pma_div1_clk
gtxe2_chnl_clocking
ALWAYS_709
ref_clk or reset
gtxe2_chnl_cpll
Always Construct
ALWAYS_710
ref_clk
gtxe2_chnl_cpll
Always Construct
clock_divider
gtxe2_chnl_clocking
clock_divider
gtxe2_chnl_clocking
clock_divider
gtxe2_chnl_clocking
clock_divider
gtxe2_chnl_clocking
clock_divider
gtxe2_chnl_clocking
clock_divider
gtxe2_chnl_clocking
clock_divider
gtxe2_chnl_clocking
clock_divider
gtxe2_chnl_clocking
CLOCK_DIVIDER_V
gtxe2_chnl_cpll
Define
gtxe2_chnl_cpll
gtxe2_chnl_clocking
gtxe2_chnl_cpll_inmux
gtxe2_chnl_clocking
GTXE2_CHNL_CPLL_LOCK_TIME
gtxe2_chnl_outclk_mux
Define
gtxe2_chnl_outclk_mux
gtxe2_chnl_clocking
gtxe2_chnl_outclk_mux
gtxe2_chnl_clocking
RESYNC_FIFO_NOSYNT_V
gtxe2_chnl_clocking
Generated by
1.8.12