x393  1.0
FPGAcodeforElphelNC393camera
gtxe2_chnl Member List

This is the complete list of members for gtxe2_chnl, including all inherited members.

CPLLREFCLKSELgtxe2_chnl_clockingInput
GTREFCLK0gtxe2_chnl_clockingInput
GTREFCLK1gtxe2_chnl_clockingInput
GTNORTHREFCLK0gtxe2_chnl_clockingInput
GTNORTHREFCLK1gtxe2_chnl_clockingInput
GTSOUTHREFCLK0gtxe2_chnl_clockingInput
GTSOUTHREFCLK1gtxe2_chnl_clockingInput
GTGREFCLKgtxe2_chnl_clockingInput
QPLLCLKgtxe2_chnl_clockingInput
QPLLREFCLKgtxe2_chnl_clockingInput
RXSYSCLKSELgtxe2_chnl_clockingInput
TXSYSCLKSELgtxe2_chnl_clockingInput
TXOUTCLKSELgtxe2_chnl_clockingInput
RXOUTCLKSELgtxe2_chnl_clockingInput
TXDLYBYPASSgtxe2_chnl_clockingInput
RXDLYBYPASSgtxe2_chnl_clockingInput
GTREFCLKMONITORgtxe2_chnl_clockingOutput
CPLLLOCKDETCLKgtxe2_chnl_clockingInput
CPLLLOCKENgtxe2_chnl_clockingInput
CPLLPDgtxe2_chnl_clockingInput
CPLLRESETgtxe2_chnl_clockingInput
CPLLFBCLKLOSTgtxe2_chnl_clockingOutput
CPLLLOCKgtxe2_chnl_clockingOutput
CPLLREFCLKLOSTgtxe2_chnl_clockingOutput
TXRATEgtxe2_chnl_clockingInput
RXRATEgtxe2_chnl_clockingInput
TXOUTCLKPMAgtxe2_chnl_clockingOutput
TXOUTCLKPCSgtxe2_chnl_clockingOutput
TXOUTCLKgtxe2_chnl_clockingOutput
TXOUTCLKFABRICgtxe2_chnl_clockingOutput
tx_serial_clkgtxe2_chnl_clockingOutput
tx_piso_clkgtxe2_chnl_clockingOutput
RXOUTCLKPMAgtxe2_chnl_clockingOutput
RXOUTCLKPCSgtxe2_chnl_clockingOutput
RXOUTCLKgtxe2_chnl_clockingOutput
RXOUTCLKFABRICgtxe2_chnl_clockingOutput
rx_serial_clkgtxe2_chnl_clockingOutput
rx_sipo_clkgtxe2_chnl_clockingOutput
TSTOUTgtxe2_chnl_clockingOutput
GTRSVDgtxe2_chnl_clockingInput
PCSRSVDINgtxe2_chnl_clockingInput
PCSRSVDIN2gtxe2_chnl_clockingInput
PMARSVDINgtxe2_chnl_clockingInput
PMARSVDIN2gtxe2_chnl_clockingInput
TSTINgtxe2_chnl_clockingInput
CPLL_CFGgtxe2_chnl_clockingParameter
CPLL_FBDIVgtxe2_chnl_clockingParameter
CPLL_FBDIV_45gtxe2_chnl_clockingParameter
CPLL_INIT_CFGgtxe2_chnl_clockingParameter
CPLL_LOCK_CFGgtxe2_chnl_clockingParameter
CPLL_REFCLK_DIVgtxe2_chnl_clockingParameter
SATA_CPLL_CFGgtxe2_chnl_clockingParameter
PMA_RSV3gtxe2_chnl_clockingParameter
TXOUT_DIVgtxe2_chnl_clockingParameter
RXOUT_DIVgtxe2_chnl_clockingParameter
TX_INT_DATAWIDTHgtxe2_chnl_clockingParameter
TX_DATA_WIDTHgtxe2_chnl_clockingParameter
RX_INT_DATAWIDTHgtxe2_chnl_clockingParameter
RX_DATA_WIDTHgtxe2_chnl_clockingParameter
tx_pma_divider1gtxe2_chnl_clockingParameter
tx_pcs_divider1gtxe2_chnl_clockingParameter
tx_pma_divider2gtxe2_chnl_clockingParameter
tx_pcs_divider2gtxe2_chnl_clockingParameter
rx_pma_divider1gtxe2_chnl_clockingParameter
rx_pma_divider2gtxe2_chnl_clockingParameter
clk_mux_outgtxe2_chnl_clockingSignal
cpll_clk_outgtxe2_chnl_clockingSignal
tx_phy_clkgtxe2_chnl_clockingSignal
rx_phy_clkgtxe2_chnl_clockingSignal
TXPLLREFCLK_DIV1gtxe2_chnl_clockingSignal
TXPLLREFCLK_DIV2gtxe2_chnl_clockingSignal
RXPLLREFCLK_DIV1gtxe2_chnl_clockingSignal
RXPLLREFCLK_DIV2gtxe2_chnl_clockingSignal
tx_serial_dividergtxe2_chnl_clockingSignal
rx_serial_dividergtxe2_chnl_clockingSignal
tx_pma_div1_clkgtxe2_chnl_clockingSignal
rx_pma_div1_clkgtxe2_chnl_clockingSignal
widthresync_fifo_nonsyntParameter
log_depthresync_fifo_nonsyntParameter
rst_rdresync_fifo_nonsyntInput
rst_wrresync_fifo_nonsyntInput
clk_wrresync_fifo_nonsyntInput
val_wrresync_fifo_nonsyntInput
data_wrresync_fifo_nonsyntInput
clk_rdresync_fifo_nonsyntInput
val_rdresync_fifo_nonsyntInput
data_rdresync_fifo_nonsyntOutput
empty_rdresync_fifo_nonsyntOutput
almost_empty_rdresync_fifo_nonsyntOutput
full_wrresync_fifo_nonsyntOutput
depthresync_fifo_nonsyntParameter
fiforesync_fifo_nonsyntSignal
cnt_wrresync_fifo_nonsyntSignal
cnt_rdresync_fifo_nonsyntSignal
resetgtxe2_chnl_txInput
TXPgtxe2_chnl_txOutput
TXNgtxe2_chnl_txOutput
TXDATAgtxe2_chnl_txInput
TXUSRCLKgtxe2_chnl_txInput
TXUSRCLK2gtxe2_chnl_txInput
TX8B10BBYPASSgtxe2_chnl_txInput
TX8B10BENgtxe2_chnl_txInput
TXCHARDISPMODEgtxe2_chnl_txInput
TXCHARDISPVALgtxe2_chnl_txInput
TXCHARISKgtxe2_chnl_txInput
TXBUFSTATUSgtxe2_chnl_txOutput
TXPOLARITYgtxe2_chnl_txInput
TXRATEgtxe2_chnl_txInput
TXRATEDONEgtxe2_chnl_txOutput
TXCOMINITgtxe2_chnl_txInput
TXCOMWAKEgtxe2_chnl_txInput
TXCOMFINISHgtxe2_chnl_txOutput
TXELECIDLEgtxe2_chnl_txInput
serial_clkgtxe2_chnl_txInput
TX_DATA_WIDTHgtxe2_chnl_txParameter
TX_INT_DATAWIDTHgtxe2_chnl_txParameter
SATA_BURST_SEQ_LENgtxe2_chnl_txParameter
SATA_CPLL_CFGgtxe2_chnl_txParameter
polarized_datagtxe2_chnl_txSignal
disparitygtxe2_chnl_txSignal
oob_datagtxe2_chnl_txSignal
oob_valgtxe2_chnl_txSignal
next_disparitygtxe2_chnl_txSignal
encoded_datagtxe2_chnl_txSignal
resetgtxe2_chnl_rxInput
RXPgtxe2_chnl_rxInput
RXNgtxe2_chnl_rxInput
RXUSRCLKgtxe2_chnl_rxInput
RXUSRCLK2gtxe2_chnl_rxInput
RXDATAgtxe2_chnl_rxOutput
RXELECIDLEMODEgtxe2_chnl_rxInput
RXELECIDLEgtxe2_chnl_rxOutput
RXCOMINITDETgtxe2_chnl_rxOutput
RXCOMWAKEDETgtxe2_chnl_rxOutput
RXPOLARITYgtxe2_chnl_rxInput
RXBYTEISALIGNEDgtxe2_chnl_rxOutput
RXBYTEREALIGNgtxe2_chnl_rxOutput
RXCOMMADETgtxe2_chnl_rxOutput
RXCOMMADETENgtxe2_chnl_rxInput
RXPCOMMAALIGNENgtxe2_chnl_rxInput
RXMCOMMAALIGNENgtxe2_chnl_rxInput
RX8B10BENgtxe2_chnl_rxInput
RXCHARISCOMMAgtxe2_chnl_rxOutput
RXCHARISKgtxe2_chnl_rxOutput
RXDISPERRgtxe2_chnl_rxOutput
RXNOTINTABLEgtxe2_chnl_rxOutput
serial_clkgtxe2_chnl_rxInput
RX_DATA_WIDTHgtxe2_chnl_rxParameter
RX_INT_DATAWIDTHgtxe2_chnl_rxParameter
DEC_MCOMMA_DETECTgtxe2_chnl_rxParameter
DEC_PCOMMA_DETECTgtxe2_chnl_rxParameter
ALIGN_MCOMMA_VALUEgtxe2_chnl_rxParameter
ALIGN_MCOMMA_DETgtxe2_chnl_rxParameter
ALIGN_PCOMMA_VALUEgtxe2_chnl_rxParameter
ALIGN_PCOMMA_DETgtxe2_chnl_rxParameter
ALIGN_COMMA_ENABLEgtxe2_chnl_rxParameter
ALIGN_COMMA_DOUBLEgtxe2_chnl_rxParameter
resetgtxe2_chnl
TXPgtxe2_chnl
TXNgtxe2_chnl
TXDATAgtxe2_chnl
TXUSRCLKgtxe2_chnl
TXUSRCLK2gtxe2_chnl
TX8B10BBYPASSgtxe2_chnl
TX8B10BENgtxe2_chnl
TXCHARDISPMODEgtxe2_chnl
TXCHARDISPVALgtxe2_chnl
TXCHARISKgtxe2_chnl
TXBUFSTATUSgtxe2_chnl
TXPOLARITYgtxe2_chnl
TXRATEgtxe2_chnl
TXRATEDONEgtxe2_chnl
TXCOMINITgtxe2_chnl
TXCOMWAKEgtxe2_chnl
TXCOMFINISHgtxe2_chnl
TXELECIDLEgtxe2_chnl
RXPgtxe2_chnl
RXNgtxe2_chnl
RXUSRCLKgtxe2_chnl
RXUSRCLK2gtxe2_chnl
RXDATAgtxe2_chnl
RXRATEgtxe2_chnl
RXELECIDLEMODEgtxe2_chnl
RXELECIDLEgtxe2_chnl
RXCOMINITDETgtxe2_chnl
RXCOMWAKEDETgtxe2_chnl
RXPOLARITYgtxe2_chnl
RXBYTEISALIGNEDgtxe2_chnl
RXBYTEREALIGNgtxe2_chnl
RXCOMMADETgtxe2_chnl
RXCOMMADETENgtxe2_chnl
RXPCOMMAALIGNENgtxe2_chnl
RXMCOMMAALIGNENgtxe2_chnl
RX8B10BENgtxe2_chnl
RXCHARISCOMMAgtxe2_chnl
RXCHARISKgtxe2_chnl
RXDISPERRgtxe2_chnl
RXNOTINTABLEgtxe2_chnl
CPLLREFCLKSELgtxe2_chnl
GTREFCLK0gtxe2_chnl
GTREFCLK1gtxe2_chnl
GTNORTHREFCLK0gtxe2_chnl
GTNORTHREFCLK1gtxe2_chnl
GTSOUTHREFCLK0gtxe2_chnl
GTSOUTHREFCLK1gtxe2_chnl
GTGREFCLKgtxe2_chnl
QPLLCLKgtxe2_chnl
QPLLREFCLKgtxe2_chnl
RXSYSCLKSELgtxe2_chnl
TXSYSCLKSELgtxe2_chnl
TXOUTCLKSELgtxe2_chnl
RXOUTCLKSELgtxe2_chnl
TXDLYBYPASSgtxe2_chnl
RXDLYBYPASSgtxe2_chnl
GTREFCLKMONITORgtxe2_chnl
CPLLLOCKDETCLKgtxe2_chnl
CPLLLOCKENgtxe2_chnl
CPLLPDgtxe2_chnl
CPLLRESETgtxe2_chnl
CPLLFBCLKLOSTgtxe2_chnl
CPLLLOCKgtxe2_chnl
CPLLREFCLKLOSTgtxe2_chnl
TXOUTCLKPMAgtxe2_chnl
TXOUTCLKPCSgtxe2_chnl
TXOUTCLKgtxe2_chnl
TXOUTCLKFABRICgtxe2_chnl
tx_serial_clkgtxe2_chnl
RXOUTCLKPMAgtxe2_chnl
RXOUTCLKPCSgtxe2_chnl
RXOUTCLKgtxe2_chnl
RXOUTCLKFABRICgtxe2_chnl
rx_serial_clkgtxe2_chnl
TSTOUTgtxe2_chnl
GTRSVDgtxe2_chnl
PCSRSVDINgtxe2_chnl
PCSRSVDIN2gtxe2_chnl
PMARSVDINgtxe2_chnl
PMARSVDIN2gtxe2_chnl
TSTINgtxe2_chnl
CPLL_CFGgtxe2_chnl
CPLL_FBDIVgtxe2_chnl
CPLL_FBDIV_45gtxe2_chnl
CPLL_INIT_CFGgtxe2_chnl
CPLL_LOCK_CFGgtxe2_chnl
CPLL_REFCLK_DIVgtxe2_chnl
PMA_RSV3gtxe2_chnl
TXOUT_DIVgtxe2_chnl
RXOUT_DIVgtxe2_chnl
TX_INT_DATAWIDTHgtxe2_chnl
TX_DATA_WIDTHgtxe2_chnl
RX_DATA_WIDTHgtxe2_chnl
RX_INT_DATAWIDTHgtxe2_chnl
DEC_MCOMMA_DETECTgtxe2_chnl
DEC_PCOMMA_DETECTgtxe2_chnl
ALIGN_MCOMMA_VALUEgtxe2_chnl
ALIGN_MCOMMA_DETgtxe2_chnl
ALIGN_PCOMMA_VALUEgtxe2_chnl
ALIGN_PCOMMA_DETgtxe2_chnl
ALIGN_COMMA_ENABLEgtxe2_chnl
ALIGN_COMMA_DOUBLEgtxe2_chnl
SATA_BURST_SEQ_LENgtxe2_chnl
SATA_CPLL_CFGgtxe2_chnl
ALWAYS_711 clk_wrresync_fifo_nonsyntAlways Construct
ALWAYS_712 clk_wrresync_fifo_nonsyntAlways Construct
ALWAYS_713 clk_rdresync_fifo_nonsyntAlways Construct
ALWAYS_720 TXUSRCLKgtxe2_chnl_txAlways Construct
ALWAYS_721 TXUSRCLKgtxe2_chnl_txAlways Construct
gtxe2_chnl_tx.calc_idwTX8B10BENgtxe2_chnl_txFunction
gtxe2_chnl_rx.calc_idwdummygtxe2_chnl_rxFunction
gtxe2_chnl_tx.calc_ifdwTX8B10BENgtxe2_chnl_txFunction
gtxe2_chnl_rx.calc_ifdwdummygtxe2_chnl_rxFunction
clock_dividergtxe2_chnl_clockingModule Instance
clock_dividergtxe2_chnl_clockingModule Instance
clock_dividergtxe2_chnl_clockingModule Instance
clock_dividergtxe2_chnl_clockingModule Instance
clock_dividergtxe2_chnl_clockingModule Instance
clock_dividergtxe2_chnl_clockingModule Instance
clock_dividergtxe2_chnl_clockingModule Instance
clock_dividergtxe2_chnl_clockingModule Instance
GENERATE [1067]gtxe2_chnl_txGENERATE
GENERATE [1103]gtxe2_chnl_txGENERATE
GENERATE [1116]gtxe2_chnl_txGENERATE
GENERATE [2039]gtxe2_chnl_rxGENERATE
gtxe2_chnl_clockinggtxe2_chnl
gtxe2_chnl_cpllgtxe2_chnl_clockingModule Instance
gtxe2_chnl_cpll_inmuxgtxe2_chnl_clockingModule Instance
gtxe2_chnl_outclk_muxgtxe2_chnl_clockingModule Instance
gtxe2_chnl_outclk_muxgtxe2_chnl_clockingModule Instance
gtxe2_chnl_rxgtxe2_chnl
gtxe2_chnl_rx_10x8decgtxe2_chnl_rxModule Instance
gtxe2_chnl_rx_aligngtxe2_chnl_rxModule Instance
gtxe2_chnl_rx_dataifacegtxe2_chnl_rxModule Instance
gtxe2_chnl_rx_desgtxe2_chnl_rxModule Instance
gtxe2_chnl_rx_oobgtxe2_chnl_rxModule Instance
gtxe2_chnl_txgtxe2_chnl
gtxe2_chnl_tx_8x10encgtxe2_chnl_txModule Instance
gtxe2_chnl_tx_dataifacegtxe2_chnl_txModule Instance
gtxe2_chnl_tx_oobgtxe2_chnl_txModule Instance
gtxe2_chnl_tx_sergtxe2_chnl_txModule Instance
gtxe2_chnl_rx.resync_fifo_nonsyntgtxe2_chnl_rx_desModule Instance
gtxe2_chnl_rx.gtxe2_chnl_rx_dataiface.resync_fifo_nonsyntgtxe2_chnl_rx_dataifaceModule Instance
RESYNC_FIFO_NOSYNT_Vgtxe2_chnl_clockingDefine