- t -

• T : iobuf
• t_afterHACT : simul_sensor12bits
• t_BPF : simul_sensor12bits
• t_firstline : simul_sensor12bits
• t_HACT : simul_sensor12bits
• t_lastline : simul_sensor12bits
• t_preHACT : simul_sensor12bits
• t_preVACT : simul_sensor12bits
• ta : focus_sharp393 , huffman393 , huffman_snglclk , quantizer393 , table_ad_receive
• table0 : gtx_10x8dec , gtx_8x10enc
• table0_out : gtx_10x8dec , gtx_8x10enc
• table0_r : gtx_8x10enc
• table1 : gtx_10x8dec , gtx_8x10enc
• table1_out : gtx_10x8dec , gtx_8x10enc
• table1_r : gtx_8x10enc
• table_ad_receive : focus_sharp393 , huffman393 , huffman_snglclk , quantizer393
• table_ad_transmit : jp_channel
• table_base : sens_gamma
• table_base_m : sens_gamma
• table_base_r : sens_gamma
• TABLE_CORING_INDEX : compressor393 , jp_channel
• table_diff : sens_gamma
• table_diff_m : sens_gamma
• TABLE_FOCUS_INDEX : compressor393 , jp_channel
• TABLE_HUFFMAN_INDEX : compressor393 , jp_channel
• table_mult : sens_gamma
• table_mult_r : sens_gamma
• table_neg_disp0 : gtx_10x8dec
• table_neg_disp1 : gtx_10x8dec
• table_page : sens_gamma
• table_pos_disp0 : gtx_10x8dec
• table_pos_disp1 : gtx_10x8dec
• TABLE_QUANTIZATION_INDEX : compressor393 , jp_channel
• table_raddr : sens_gamma
• table_rdata : sens_gamma
• table_rdata0 : sens_gamma
• table_rdata1 : sens_gamma
• table_rdata2 : sens_gamma
• table_rdata3 : sens_gamma
• table_re : sens_gamma , sensor_i2c_prot
• table_regen : sens_gamma
• tables_out : huffman393
• tables_re_latch : huffman393
• taddr : sens_gamma
• tand : sensor_i2c_prot
• taps : sim_frac_clk_delay
• taps_fract : sim_frac_clk_delay
• tba : focus_sharp393 , quantizer393
• tbac : quantizer393
• tbsel_YC0 : huffman393
• tbsel_YC1 : huffman393
• tbsel_YC2 : huffman393
• tbsel_YC3 : huffman393
• tclk : timestamp_snapshot
• td : sensor_i2c_prot , table_ad_receive
• td_r : table_ad_receive
• tdata : sens_gamma , timestamp_to_parallel , timestamp_to_serial
• tdco : quantizer393
• tDDO : simul_sensor12bits
• tDDO1 : simul_sensor12bits
• tdi : focus_sharp393 , huffman393 , huffman_snglclk , quantizer393
• tdo : focus_sharp393 , quantizer393
• tdor : quantizer393
• tdout : sensor_i2c_prot
• TERM_RCAL_CFG : gtxe2_channel_wrapper , GTXE2_GPL
• TERM_RCAL_OVRD : gtxe2_channel_wrapper , GTXE2_GPL
• test_clk : clocks393 , clocks393m
• test_lbw : huffman393 , huffman_snglclk , huffman_stuffer_meta
• TEST_TITLE : x393_dut
• testmode : camsync393
• tf_err_sts : ahci_fis_receive
• tfd_bsy : ahci_fsm
• tfd_drq : ahci_fsm
• tfd_err : ahci_fis_receive
• tfd_sts : ahci_fis_receive , ahci_fsm , ahci_top
• tfd_sts_err : ahci_fsm
• TFD_STS_ERR : condition_mux
• tgl : debug_master
• this0 : varlen_encode393 , varlen_encode_snglclk
• this1 : varlen_encode393 , varlen_encode_snglclk
• this2 : varlen_encode393 , varlen_encode_snglclk
• tile_col_width : cmprs_pixel_buf_iface , cmprs_tile_mode_decode , jp_channel
• tile_cols : mcntrl_tiled_rw
• tile_height_zero : mcntrl_tiled_rw
• tile_rows : mcntrl_tiled_rw
• tile_sa : cmprs_pixel_buf_iface
• tile_vstep : mcntrl_tiled_rw
• tile_vstep_zero : mcntrl_tiled_rw
• tile_width : cmprs_macroblock_buf_iface , cmprs_pixel_buf_iface , cmprs_tile_mode_decode , jp_channel
• tile_width_or : cmprs_pixel_buf_iface
• tile_width_zero : mcntrl_tiled_rw
• tile_x : cmprs_pixel_buf_iface
• tiled_rw_bank : mcntrl393
• tiled_rw_chn2_bank : mcntrl393
• tiled_rw_chn2_col : mcntrl393
• tiled_rw_chn2_keep_open : mcntrl393
• tiled_rw_chn2_num_cols_m1 : mcntrl393
• tiled_rw_chn2_num_rows_m1 : mcntrl393
• tiled_rw_chn2_row : mcntrl393
• tiled_rw_chn2_rowcol_inc : mcntrl393
• tiled_rw_chn2_start_rd16 : mcntrl393
• tiled_rw_chn2_start_rd32 : mcntrl393
• tiled_rw_chn2_start_wr16 : mcntrl393
• tiled_rw_chn2_start_wr32 : mcntrl393
• tiled_rw_chn2_xfer_partial : mcntrl393
• tiled_rw_chn4_bank : mcntrl393
• tiled_rw_chn4_col : mcntrl393
• tiled_rw_chn4_keep_open : mcntrl393
• tiled_rw_chn4_num_cols_m1 : mcntrl393
• tiled_rw_chn4_num_rows_m1 : mcntrl393
• tiled_rw_chn4_row : mcntrl393
• tiled_rw_chn4_rowcol_inc : mcntrl393
• tiled_rw_chn4_start_rd16 : mcntrl393
• tiled_rw_chn4_start_rd32 : mcntrl393
• tiled_rw_chn4_start_wr16 : mcntrl393
• tiled_rw_chn4_start_wr32 : mcntrl393
• tiled_rw_chn4_xfer_partial : mcntrl393
• tiled_rw_col : mcntrl393
• tiled_rw_keep_open : mcntrl393
• tiled_rw_num_cols_m1 : mcntrl393
• tiled_rw_num_rows_m1 : mcntrl393
• tiled_rw_row : mcntrl393
• tiled_rw_rowcol_inc : mcntrl393
• tiled_rw_start_rd16 : mcntrl393
• tiled_rw_start_rd32 : mcntrl393
• tiled_rw_start_wr16 : mcntrl393
• tiled_rw_start_wr32 : mcntrl393
• tiled_rw_xfer_partial : mcntrl393
• time_out : stuffer393
• time_ram0 : bit_stuffer_metadata
• time_ram1 : bit_stuffer_metadata
• time_ram2 : bit_stuffer_metadata
• time_ram3 : bit_stuffer_metadata
• time_ref : clocks393 , clocks393m , x393
• time_ref_r : clocks393 , clocks393m
• time_size_out : stuffer393
• timeout : cmprs_frame_sync
• timer : freq_meter , oob
• timer_clr : oob
• timer_fin : oob
• TIMER_LIMIT : oob
• TIMER_WIDTH : freq_meter
• timestamp_ackn : event_logger
• timestamp_fifo : bit_stuffer_metadata , imu_exttime393 , stuffer393
• timestamp_request : event_logger
• timestamp_request_long : event_logger
• timestamp_sel : event_logger
• timestamp_snapshot : timing393
• timestamp_to_parallel : camsync393 , jp_channel
• timestamp_to_serial : camsync393
• timestamps_rdata : event_logger
• timing393 : x393
• tin : cmda_single , dm_single , dq_single , dqs_single , dqs_single_nofine , oddr_ds , oddr_ss , oserdes_mem
• tin_dq : byte_lane , phy_top
• tin_dq_r : byte_lane
• tin_dqs : byte_lane , phy_top
• tin_dqs_r : byte_lane
• tMD : simul_sensor12bits
• tmp : gtxe2_chnl_cpll
• tmp_debug : mcntrl393 , mcontr_sequencer , memctrl16 , phy_cmd , phy_top , x393
• tmp_debug_a : mcontr_sequencer
• tn : cmprs_buf_average , focus_sharp393
• tn_d : focus_sharp393
• tni : focus_sharp393
• to_inc : sens_histogram
• to_phy_data : link
• to_phy_isk : link
• todev_data : ahci_fis_transmit
• todev_full_r : ahci_fis_transmit
• todev_ready : ahci_fis_transmit
• todev_type : ahci_fis_transmit
• todev_valid : ahci_fis_transmit
• too_long_err : ahci_fis_receive
• top : sens_histogram , sens_histogram_snglclk
• top_margin : sens_histogram , sens_histogram_snglclk
• top_rc : cmd_encod_tiled_32_rd , cmd_encod_tiled_32_wr , cmd_encod_tiled_rd , cmd_encod_tiled_wr
• TOTAL_RSHIFT : dct1d_chen
• tout_dly : oserdes_mem
• tout_iob : oserdes_mem
• trailer : bit_stuffer_metadata , stuffer393
• trailer_done : bit_stuffer_metadata
• TRANS_TIME_RATE : gtxe2_channel_wrapper , GTXE2_GPL
• transpose_din : dct2d8x8_chen
• transpose_douth : dct2d8x8_chen
• transpose_doutl : dct2d8x8_chen
• transpose_en_out : dct2d8x8_chen
• transpose_ram : dct_chen_transpose
• transpose_start_out : dct2d8x8_chen
• TRANSPOSE_WIDTH : dct2d8x8_chen
• trig : imu_message393 , sens_10398 , sens_gamma , sens_parallel12 , sens_sync , sensor_channel , timing393
• trig_chn0 : camsync393 , timing393
• trig_chn1 : camsync393 , timing393
• trig_chn2 : camsync393 , timing393
• trig_chn3 : camsync393 , timing393
• trig_d : imu_message393
• TRIG_DELAY : x393_dut
• trig_denoise : imu_message393
• trig_in : sens_gamma , sens_sync , sensor_channel , sensors393 , x393
• trig_in_pclk : sens_sync
• TRIG_INTERFRAME : x393_dut
• TRIG_LINES : x393_dut
• trig_r : camsync393 , datascope_incoming , sens_sync
• trig_r_mclk : camsync393
• trig_soft : sens_gamma
• trigdly : simul_sensor12bits
• trigger_condition : camsync393
• trigger_condition_d : camsync393
• trigger_condition_filtered : camsync393
• trigger_filter_cntr : camsync393
• trigger_mode : sens_10398 , sens_parallel12 , sens_sync , sensor_channel , sensors393 , x393
• trigger_mode_pclk : sens_sync
• triggered_mode : camsync393 , timing393
• triggered_mode_pclk : camsync393
• triggered_mode_r : camsync393
• trim : gtxe2_chnl_rx_des , gtxe2_chnl_tx_ser
• TRIM_MSB : dct1d_chen
• TRIM_STAGE_1 : dct2d8x8_chen
• TRIM_STAGE_2 : dct2d8x8_chen
• trimmed_width : gtxe2_chnl_rx_des , gtxe2_chnl_tx_ser
• TRISTATE_DELAY : ddr3_wrap
• TRISTATE_DELAY_CLK : ddr3_wrap
• TRISTATE_DELAYen_dq_d0 : ddr3_wrap
• TRISTATE_DELAYen_dqs_d0 : ddr3_wrap
• ts : imu_exttime393 , imu_message393 , imu_spi393 , quantizer393
• ts_ackn : imu_timestamps393
• ts_ackn_r : imu_timestamps393
• ts_busy : imu_timestamps393
• ts_cycles : stuffer393
• ts_data : bit_stuffer_metadata , compressor393 , huffman_stuffer_meta , imu_timestamps393 , jp_channel , stuffer393 , timestamp_snapshot , timing393 , x393
• ts_data_chn0 : event_logger , imu_exttime393 , timing393
• ts_data_chn1 : event_logger , imu_exttime393 , timing393
• ts_data_chn2 : event_logger , imu_exttime393 , timing393
• ts_data_chn3 : event_logger , imu_exttime393 , timing393
• ts_data_r : imu_timestamps393
• ts_dout : bit_stuffer_metadata , stuffer393
• ts_en : event_logger , logger_arbiter393
• ts_en_r : logger_arbiter393
• ts_external : camsync393
• ts_external_pclk : camsync393
• ts_full : imu_exttime393
• ts_grant : logger_arbiter393
• ts_in : bit_stuffer_metadata
• ts_local_data : event_logger , timing393
• ts_local_snap : event_logger , timing393
• ts_local_stb : event_logger , timing393
• ts_logegr_data : x393
• ts_logger_data : timing393
• ts_logger_snap : timing393
• ts_logger_stb : timing393
• ts_pre_logger_stb : x393
• ts_pre_stb : bit_stuffer_metadata , compressor393 , huffman_stuffer_meta , jp_channel , stuffer393 , x393
• ts_r : imu_message393 , imu_spi393
• ts_ram : imu_exttime393 , imu_timestamps393
• ts_rcv : imu_timestamps393
• ts_rcv_data_chn0 : camsync393
• ts_rcv_data_chn1 : camsync393
• ts_rcv_data_chn2 : camsync393
• ts_rcv_data_chn3 : camsync393
• ts_rcv_sec_chn0 : camsync393
• ts_rcv_sec_chn1 : camsync393
• ts_rcv_sec_chn2 : camsync393
• ts_rcv_sec_chn3 : camsync393
• ts_rcv_stb_chn0 : camsync393
• ts_rcv_stb_chn1 : camsync393
• ts_rcv_stb_chn2 : camsync393
• ts_rcv_stb_chn3 : camsync393
• ts_rcv_usec_chn0 : camsync393
• ts_rcv_usec_chn1 : camsync393
• ts_rcv_usec_chn2 : camsync393
• ts_rcv_usec_chn3 : camsync393
• ts_rq : imu_timestamps393 , logger_arbiter393
• ts_rq_in : logger_arbiter393
• ts_rq_in_d : logger_arbiter393
• ts_rq_r : logger_arbiter393
• ts_rstb : bit_stuffer_metadata , stuffer393
• ts_sel : logger_arbiter393
• ts_sel_r : logger_arbiter393
• ts_snap : imu_timestamps393
• ts_snap_mclk_chn0 : camsync393
• ts_snap_mclk_chn1 : camsync393
• ts_snap_mclk_chn2 : camsync393
• ts_snap_mclk_chn3 : camsync393
• ts_snap_triggered : camsync393
• ts_snap_triggered_mclk : camsync393
• ts_snd_data_chn0 : camsync393
• ts_snd_data_chn1 : camsync393
• ts_snd_data_chn2 : camsync393
• ts_snd_data_chn3 : camsync393
• ts_snd_en : camsync393
• ts_snd_en_pclk : camsync393
• ts_snd_sec : camsync393
• ts_snd_sec_chn0 : camsync393
• ts_snd_sec_chn1 : camsync393
• ts_snd_sec_chn2 : camsync393
• ts_snd_sec_chn3 : camsync393
• ts_snd_stb_chn0 : camsync393
• ts_snd_stb_chn1 : camsync393
• ts_snd_stb_chn2 : camsync393
• ts_snd_stb_chn3 : camsync393
• ts_snd_usec : camsync393
• ts_snd_usec_chn0 : camsync393
• ts_snd_usec_chn1 : camsync393
• ts_snd_usec_chn2 : camsync393
• ts_snd_usec_chn3 : camsync393
• ts_stb : camsync393 , imu_exttime393 , imu_timestamps393 , rs232_rcv393 , timing393
• ts_stb_chn0 : event_logger , imu_exttime393 , timing393
• ts_stb_chn1 : event_logger , imu_exttime393 , timing393
• ts_stb_chn2 : event_logger , imu_exttime393 , timing393
• ts_stb_chn3 : event_logger , imu_exttime393 , timing393
• ts_stb_r : rs232_rcv393
• ts_valid : logger_arbiter393
• tser_a_not_d : focus_sharp393 , huffman393 , huffman_snglclk , huffman_stuffer_meta , jp_channel , quantizer393
• tser_ce : jp_channel , quantizer393
• tser_d : focus_sharp393 , huffman393 , huffman_snglclk , huffman_stuffer_meta , jp_channel , quantizer393
• tser_fe : jp_channel
• tser_he : jp_channel
• tser_qe : jp_channel , quantizer393
• tser_sel : jp_channel
• tser_we : focus_sharp393 , huffman393 , huffman_snglclk , huffman_stuffer_meta
• tsi : quantizer393
• TST_RSV : gtxe2_channel_wrapper , GTXE2_GPL
• TSTIN : gtxe2_channel_wrapper , gtxe2_chnl , gtxe2_chnl_clocking , gtxe2_chnl_cpll , GTXE2_GPL
• TSTOUT : gtxe2_channel_wrapper , gtxe2_chnl , gtxe2_chnl_clocking , gtxe2_chnl_cpll , GTXE2_GPL
• twa : sensor_i2c_prot
• twce : quantizer393
• twe : focus_sharp393 , huffman393 , huffman_snglclk , sensor_i2c , sensor_i2c_prot , table_ad_receive
• twe_r : table_ad_receive
• twobytes_shift : sata_phy_dev
• twqe : quantizer393
• TX8B10BBYPASS : gtxe2_channel_wrapper , gtxe2_chnl , gtxe2_chnl_tx , gtxe2_chnl_tx_8x10enc , GTXE2_GPL
• TX8B10BEN : gtxe2_channel_wrapper , gtxe2_chnl , gtxe2_chnl_tx , gtxe2_chnl_tx_8x10enc , GTXE2_GPL
• TX_CLK25_DIV : gtxe2_channel_wrapper , GTXE2_GPL
• TX_CLKMUX_PD : gtxe2_channel_wrapper , GTXE2_GPL
• TX_DATA_WIDTH : gtxe2_channel_wrapper , gtxe2_chnl , gtxe2_chnl_clocking , gtxe2_chnl_tx , GTXE2_GPL
• TX_DEEMPH0 : gtxe2_channel_wrapper , GTXE2_GPL
• TX_DEEMPH1 : gtxe2_channel_wrapper , GTXE2_GPL
• TX_DRIVE_MODE : gtxe2_channel_wrapper , GTXE2_GPL
• TX_EIDLE_ASSERT_DELAY : gtxe2_channel_wrapper , GTXE2_GPL
• TX_EIDLE_DEASSERT_DELAY : gtxe2_channel_wrapper , GTXE2_GPL
• TX_ERR : condition_mux
• TX_INT_DATAWIDTH : gtxe2_channel_wrapper , gtxe2_chnl , gtxe2_chnl_clocking , gtxe2_chnl_tx , GTXE2_GPL
• TX_LOOPBACK_DRIVE_HIZ : gtxe2_channel_wrapper , GTXE2_GPL
• TX_MAINCURSOR_SEL : gtxe2_channel_wrapper , GTXE2_GPL
• TX_MARGIN_FULL_0 : gtxe2_channel_wrapper , GTXE2_GPL
• TX_MARGIN_FULL_1 : gtxe2_channel_wrapper , GTXE2_GPL
• TX_MARGIN_FULL_2 : gtxe2_channel_wrapper , GTXE2_GPL
• TX_MARGIN_FULL_3 : gtxe2_channel_wrapper , GTXE2_GPL
• TX_MARGIN_FULL_4 : gtxe2_channel_wrapper , GTXE2_GPL
• TX_MARGIN_LOW_0 : gtxe2_channel_wrapper , GTXE2_GPL
• TX_MARGIN_LOW_1 : gtxe2_channel_wrapper , GTXE2_GPL
• TX_MARGIN_LOW_2 : gtxe2_channel_wrapper , GTXE2_GPL
• TX_MARGIN_LOW_3 : gtxe2_channel_wrapper , GTXE2_GPL
• TX_MARGIN_LOW_4 : gtxe2_channel_wrapper , GTXE2_GPL
• tx_pcs_divider1 : gtxe2_chnl_clocking
• tx_pcs_divider2 : gtxe2_chnl_clocking
• tx_phy_clk : gtxe2_chnl_clocking
• tx_piso_clk : gtxe2_chnl_clocking
• tx_pma_div1_clk : gtxe2_chnl_clocking
• tx_pma_divider1 : gtxe2_chnl_clocking
• tx_pma_divider2 : gtxe2_chnl_clocking
• TX_PREDRIVER_MODE : gtxe2_channel_wrapper , GTXE2_GPL
• TX_QPI_STATUS_EN : gtxe2_channel_wrapper , GTXE2_GPL
• tx_rst_done : GTXE2_GPL
• TX_RXDETECT_CFG : gtxe2_channel_wrapper , GTXE2_GPL
• TX_RXDETECT_REF : gtxe2_channel_wrapper , GTXE2_GPL
• tx_serial_clk : gtxe2_chnl , gtxe2_chnl_clocking , sata_phy_dev
• tx_serial_divider : gtxe2_chnl_clocking
• TX_XCLK_SEL : gtxe2_channel_wrapper , GTXE2_GPL
• TXBUF_EN : gtxe2_channel_wrapper , GTXE2_GPL
• TXBUF_RESET_ON_RATE_CHANGE : gtxe2_channel_wrapper , GTXE2_GPL
• TXBUFDIFFCTRL : gtxe2_channel_wrapper , GTXE2_GPL
• TXBUFSTATUS : gtxe2_channel_wrapper , gtxe2_chnl , gtxe2_chnl_tx , GTXE2_GPL
• txbufstatus : sata_phy
• TXCHARDISPMODE : gtxe2_channel_wrapper , gtxe2_chnl , gtxe2_chnl_tx , gtxe2_chnl_tx_8x10enc , GTXE2_GPL
• txchardispmode_gtx : gtx_wrap
• TXCHARDISPVAL : gtxe2_channel_wrapper , gtxe2_chnl , gtxe2_chnl_tx , gtxe2_chnl_tx_8x10enc , GTXE2_GPL
• txchardispval_gtx : gtx_wrap
• TXCHARISK : gtxe2_channel_wrapper , gtxe2_chnl , gtxe2_chnl_tx , gtxe2_chnl_tx_8x10enc , GTXE2_GPL
• txcharisk : oob , sata_phy , sata_phy_dev
• txcharisk_align : oob
• txcharisk_d102 : oob
• txcharisk_enc_in : gtx_wrap
• txcharisk_gtx : gtx_wrap
• txcharisk_in : oob , oob_ctrl , sata_phy
• txcharisk_oob : sata_phy_dev
• txcharisk_out : oob , oob_ctrl , oob_dev
• TXCOMFINISH : gtxe2_channel_wrapper , gtxe2_chnl , gtxe2_chnl_tx , gtxe2_chnl_tx_oob , GTXE2_GPL
• TXCOMINIT : gtxe2_channel_wrapper , gtxe2_chnl , gtxe2_chnl_tx , gtxe2_chnl_tx_oob , GTXE2_GPL
• txcominit : oob , oob_ctrl , oob_dev , sata_phy , sata_phy_dev
• txcominit_gtx : gtx_wrap
• TXCOMSAS : gtxe2_channel_wrapper , GTXE2_GPL
• TXCOMWAKE : gtxe2_channel_wrapper , gtxe2_chnl , gtxe2_chnl_tx , gtxe2_chnl_tx_oob , GTXE2_GPL
• txcomwake : oob , oob_ctrl , oob_dev , sata_phy , sata_phy_dev
• txcomwake_gtx : gtx_wrap
• TXDATA : gtxe2_channel_wrapper , gtxe2_chnl , gtxe2_chnl_tx , GTXE2_GPL
• txdata : oob , sata_phy , sata_phy_dev
• txdata_align : oob
• txdata_d102 : oob
• txdata_enc_in : gtx_wrap
• txdata_enc_out : gtx_wrap
• txdata_gtx : gtx_wrap
• txdata_in : oob , oob_ctrl , sata_phy
• txdata_oob : sata_phy_dev
• txdata_out : oob , oob_ctrl , oob_dev
• TXDEEMPH : gtxe2_channel_wrapper , GTXE2_GPL
• TXDETECTRX : gtxe2_channel_wrapper , GTXE2_GPL
• TXDIFFCTRL : gtxe2_channel_wrapper , GTXE2_GPL
• TXDIFFPD : gtxe2_channel_wrapper , GTXE2_GPL
• TXDLY_CFG : gtxe2_channel_wrapper , GTXE2_GPL
• TXDLY_LCFG : gtxe2_channel_wrapper , GTXE2_GPL
• TXDLY_TAP_CFG : gtxe2_channel_wrapper , GTXE2_GPL
• TXDLYBYPASS : gtxe2_channel_wrapper , gtxe2_chnl , gtxe2_chnl_clocking , gtxe2_chnl_outclk_mux , GTXE2_GPL
• TXDLYEN : gtxe2_channel_wrapper , GTXE2_GPL
• TXDLYHOLD : gtxe2_channel_wrapper , GTXE2_GPL
• TXDLYOVRDEN : gtxe2_channel_wrapper , GTXE2_GPL
• TXDLYSRESET : gtxe2_channel_wrapper , GTXE2_GPL
• TXDLYSRESETDONE : gtxe2_channel_wrapper , GTXE2_GPL
• TXDLYUPDOWN : gtxe2_channel_wrapper , GTXE2_GPL
• TXELECIDLE : gtxe2_channel_wrapper , gtxe2_chnl , gtxe2_chnl_tx , GTXE2_GPL
• txelecidle : oob , oob_ctrl , oob_dev , sata_phy , sata_phy_dev
• txelecidle_cnt : oob_dev
• txelecidle_gtx : gtx_wrap
• txelecidle_inner : oob_ctrl
• txelecidle_r : oob
• TXGEARBOX_EN : gtxe2_channel_wrapper , GTXE2_GPL
• TXGEARBOXREADY : gtxe2_channel_wrapper , GTXE2_GPL
• TXHEADER : gtxe2_channel_wrapper , GTXE2_GPL
• TXINHIBIT : gtxe2_channel_wrapper , GTXE2_GPL
• TXMAINCURSOR : gtxe2_channel_wrapper , GTXE2_GPL
• TXMARGIN : gtxe2_channel_wrapper , GTXE2_GPL
• TXN : gtxe2_chnl , gtxe2_chnl_tx , sata_ahci_top
• txn : sata_phy , sata_phy_dev
• TXN : x393
• txn_out : ahci_sata_layers , sata_phy , sata_phy_dev
• txn_r : sata_phy_dev
• TXOUT_DIV : gtxe2_channel_wrapper , gtxe2_chnl , gtxe2_chnl_clocking , gtxe2_chnl_cpll , GTXE2_GPL
• TXOUTCLK : gtxe2_channel_wrapper , gtxe2_chnl , gtxe2_chnl_clocking , gtxe2_chnl_outclk_mux , GTXE2_GPL
• txoutclk : sata_phy , sata_phy_dev
• txoutclk_gtx : gtx_wrap
• TXOUTCLKFABRIC : gtxe2_channel_wrapper , gtxe2_chnl , gtxe2_chnl_clocking , GTXE2_GPL
• TXOUTCLKPCS : gtxe2_channel_wrapper , gtxe2_chnl , gtxe2_chnl_clocking , gtxe2_chnl_outclk_mux , GTXE2_GPL
• TXOUTCLKPMA : gtxe2_chnl , gtxe2_chnl_clocking , gtxe2_chnl_outclk_mux
• TXOUTCLKSEL : gtxe2_channel_wrapper , gtxe2_chnl , gtxe2_chnl_clocking , gtxe2_chnl_outclk_mux , GTXE2_GPL
• TXP : gtxe2_chnl , gtxe2_chnl_tx , sata_ahci_top
• txp : sata_phy , sata_phy_dev
• TXP : x393
• txp_out : ahci_sata_layers , sata_phy , sata_phy_dev
• txp_r : sata_phy_dev
• TXPCSRESET : gtxe2_channel_wrapper , GTXE2_GPL
• txpcsreset : sata_phy , sata_phy_dev
• txpcsreset_cnt : sata_phy_dev
• txpcsreset_cntr : sata_phy
• TXPCSRESET_CYCLES : sata_phy
• txpcsreset_r : sata_phy
• txpcsreset_req : oob , oob_ctrl , oob_dev , sata_phy , sata_phy_dev
• txpcsreset_stop : sata_phy_dev
• TXPCSRESET_TIME : gtxe2_channel_wrapper , GTXE2_GPL
• TXPD : gtxe2_channel_wrapper , GTXE2_GPL
• TXPDELECIDLEMODE : gtxe2_channel_wrapper , GTXE2_GPL
• TXPH_CFG : gtxe2_channel_wrapper , GTXE2_GPL
• TXPH_MONITOR_SEL : gtxe2_channel_wrapper , GTXE2_GPL
• TXPHALIGN : gtxe2_channel_wrapper , GTXE2_GPL
• TXPHALIGNDONE : gtxe2_channel_wrapper , GTXE2_GPL
• TXPHALIGNEN : gtxe2_channel_wrapper , GTXE2_GPL
• TXPHDLY_CFG : gtxe2_channel_wrapper , GTXE2_GPL
• TXPHDLYPD : gtxe2_channel_wrapper , GTXE2_GPL
• TXPHDLYRESET : gtxe2_channel_wrapper , GTXE2_GPL
• TXPHDLYTSTCLK : gtxe2_channel_wrapper , GTXE2_GPL
• TXPHINIT : gtxe2_channel_wrapper , GTXE2_GPL
• TXPHINITDONE : gtxe2_channel_wrapper , GTXE2_GPL
• TXPHOVRDEN : gtxe2_channel_wrapper , GTXE2_GPL
• TXPISOPD : gtxe2_channel_wrapper , GTXE2_GPL
• TXPLLREFCLK_DIV1 : gtxe2_chnl_clocking , gtxe2_chnl_outclk_mux
• TXPLLREFCLK_DIV2 : gtxe2_chnl_clocking , gtxe2_chnl_outclk_mux
• TXPMARESET : gtxe2_channel_wrapper , GTXE2_GPL
• txpmareset_cnt : sata_phy , sata_phy_dev
• txpmareset_done : sata_phy , sata_phy_dev
• TXPMARESET_TIME : gtx_wrap , gtxe2_channel_wrapper , GTXE2_GPL , sata_phy , sata_phy_dev
• TXPOLARITY : gtxe2_channel_wrapper , gtxe2_chnl , gtxe2_chnl_tx , GTXE2_GPL
• TXPOSTCURSOR : gtxe2_channel_wrapper , GTXE2_GPL
• TXPOSTCURSORINV : gtxe2_channel_wrapper , GTXE2_GPL
• TXPRBSFORCEERR : gtxe2_channel_wrapper , GTXE2_GPL
• TXPRBSSEL : gtxe2_channel_wrapper , GTXE2_GPL
• TXPRECURSOR : gtxe2_channel_wrapper , GTXE2_GPL
• TXPRECURSORINV : gtxe2_channel_wrapper , GTXE2_GPL
• TXQPIBIASEN : gtxe2_channel_wrapper , GTXE2_GPL
• TXQPISENN : gtxe2_channel_wrapper , GTXE2_GPL
• TXQPISENP : gtxe2_channel_wrapper , GTXE2_GPL
• TXQPISTRONGPDOWN : gtxe2_channel_wrapper , GTXE2_GPL
• TXQPIWEAKPUP : gtxe2_channel_wrapper , GTXE2_GPL
• TXRATE : gtxe2_channel_wrapper , gtxe2_chnl , gtxe2_chnl_clocking , gtxe2_chnl_tx , GTXE2_GPL
• TXRATEDONE : gtxe2_channel_wrapper , gtxe2_chnl , gtxe2_chnl_tx , GTXE2_GPL
• txreset : sata_phy , sata_phy_dev
• txreset_f : sata_phy
• txreset_f_r : sata_phy
• txreset_f_rr : sata_phy
• TXRESETDONE : gtxe2_channel_wrapper , GTXE2_GPL
• txresetdone : sata_phy , sata_phy_dev
• txresetdone_gtx : gtx_wrap
• txresetdone_r : gtx_wrap
• TXSEQUENCE : gtxe2_channel_wrapper , GTXE2_GPL
• TXSTARTSEQ : gtxe2_channel_wrapper , GTXE2_GPL
• TXSWING : gtxe2_channel_wrapper , GTXE2_GPL
• TXSYNC_MULTILANE : GTXE2_GPL
• TXSYNC_OVRD : GTXE2_GPL
• TXSYNC_SKIP_DA : GTXE2_GPL
• TXSYSCLKSEL : gtxe2_channel_wrapper , gtxe2_chnl , gtxe2_chnl_clocking , GTXE2_GPL
• TXUSERRDY : gtxe2_channel_wrapper , GTXE2_GPL
• txuserrdy : sata_phy , sata_phy_dev
• TXUSRCLK : gtxe2_channel_wrapper , gtxe2_chnl , gtxe2_chnl_tx , GTXE2_GPL
• txusrclk : sata_phy , sata_phy_dev
• TXUSRCLK2 : gtxe2_channel_wrapper , gtxe2_chnl , gtxe2_chnl_tx , GTXE2_GPL
• txusrclk2 : sata_phy , sata_phy_dev
• typeAC : huffman393
• typeDC : huffman393